(1) Kontrolni učinak vGS-a na ID i kanal
① Slučaj vGS=0
Može se vidjeti da postoje dva uzastopna PN spoja između odvoda d i izvora s moda poboljšanjaMOSFET.
Kada je napon vrata-izvor vGS=0, čak i ako se doda napon odvod-izvor vDS, i bez obzira na polaritet vDS, uvijek postoji PN spoj u reverzno prednaponom stanju. Ne postoji vodljivi kanal između odvoda i sorsa, tako da je struja odvoda ID≈0 u ovom trenutku.
② Slučaj vGS>0
Ako je vGS>0, generira se električno polje u izolacijskom sloju SiO2 između vrata i supstrata. Smjer električnog polja je okomit na električno polje usmjereno od vrata prema podlozi na površini poluvodiča. Ovo električno polje odbija rupe i privlači elektrone. Odbijanje rupa: Rupe u supstratu P-tipa u blizini vrata se odbijaju, ostavljajući nepomične akceptorske ione (negativni ioni) da tvore osiromašeni sloj. Privlačenje elektrona: Elektroni (manjinski nositelji) u supstratu P-tipa privlače se na površinu supstrata.
(2) Formiranje vodljivog kanala:
Kada je vGS vrijednost mala i sposobnost privlačenja elektrona nije jaka, još uvijek nema vodljivog kanala između odvoda i izvora. Kako vGS raste, više elektrona privlači površinski sloj P supstrata. Kada vGS dosegne određenu vrijednost, ti elektroni formiraju tanki sloj N-tipa na površini P supstrata u blizini vrata i povezani su s dva N+ područja, tvoreći vodljivi kanal N-tipa između odvoda i izvora. Njegov tip vodljivosti je suprotan onom P supstrata, pa se naziva i inverzijski sloj. Što je vGS veći, to je jače električno polje koje djeluje na površinu poluvodiča, više elektrona privlači površina P supstrata, vodljivi kanal je deblji i manji je otpor kanala. Napon vrata-izvora kada se kanal počinje formirati naziva se napon uključivanja, predstavljen VT.
TheN-kanal MOSFETgore razmotreni ne mogu formirati vodljivi kanal kada je vGS < VT, a cijev je u stanju prekida. Samo kada je vGS≥VT može se formirati kanal. OvakavMOSFETkoji mora formirati vodljivi kanal kada se vGS≥VT naziva načinom poboljšanjaMOSFET. Nakon formiranja kanala, generira se odvodna struja kada se napon prema naprijed vDS primijeni između odvoda i izvora. Utjecaj vDS na ID, kada je vGS>VT i određena vrijednost, utjecaj napona odvod-izvor vDS na vodljivi kanal i ID struje sličan je onom spojnog tranzistora s efektom polja. Pad napona generiran odvodnom strujom ID duž kanala čini da naponi između svake točke u kanalu i vrata više nisu jednaki. Napon na kraju blizu izvora je najveći, gdje je kanal najdeblji. Napon na kraju odvoda je najmanji, a njegova vrijednost je VGD=vGS-vDS, pa je tu kanal najtanji. Ali kada je vDS mali (vDS
Vrijeme objave: 12. studenog 2023
