MOSFET sklop za držanje koji uključuje otpornike R1-R6, elektrolitske kondenzatore C1-C3, kondenzator C4, PNP triodu VD1, diode D1-D2, srednji relej K1, komparator napona, integrirani čip s dvostrukom vremenskom bazom NE556 i MOSFET Q1, s pinom br. 6 integriranog čipa s dvostrukom vremenskom bazom NE556 koji služi kao ulaz signala, a jedan kraj otpornika R1 koji je istodobno spojen na Pin 6 integriranog čipa s dvostrukom vremenskom bazom NE556 koristi se kao ulaz signala, jedan kraj otpornika R1 spojen je na pin 14 integriranog čipa s dualnom bazom NE556, jedan kraj na otpornik R2, jedan kraj na otpornik R4, emiter PNP tranzistora VD1, odvod MOSFET-a Q1 i DC napajanje, a drugi kraj otpornika R1 spojen je na pin 1 integriranog čipa NE556 s dvostrukom bazom, pin 2 integriranog čipa NE556 s dvostrukom bazom, pozitivni elektrolitski kapacitet kondenzatora C1 i srednji relej. K1 normalno zatvoreni kontakt K1-1, drugi kraj međureleja K1 normalno zatvoreni kontakt K1-1, negativni pol elektrolitskog kondenzatora C1 i jedan kraj kondenzatora C3 spojeni su na masu napajanja, drugi kraj kondenzatora C3 spojen je na pin 3 integriranog čipa s dvostrukom vremenskom bazom NE556, pin 4 integriranog čipa s dvostrukom vremenskom bazom NE556 spojen je na pozitivni pol elektrolitskog kondenzatora C2 i drugi kraj otpornika R2 u isto vrijeme, a negativni pol elektrolitskog kondenzatora C2 spojen je na uzemljenje napajanja, a negativni pol elektrolitskog kondenzatora C2 spojen je na uzemljenje napajanja. Negativni pol C2 spojen je na uzemljenje napajanja, pin 5 integriranog čipa s dvostrukom vremenskom bazom NE556 spojen je na jedan kraj otpornika R3, drugi kraj otpornika R3 spojen je na ulaz pozitivne faze komparatora napona. , negativni fazni ulaz komparatora napona spojen je na pozitivni pol diode D1 i drugi kraj otpornika R4 u isto vrijeme, negativni pol diode D1 spojen je na masu napajanja, a izlaz komparator napona spojen je na kraj otpornika R5, drugi kraj otpornika R5 spojen je na PNP tripleks. Izlaz komparatora napona spojen je na jedan kraj otpornika R5, drugi kraj otpornika R5 spojen je na bazu PNP tranzistora VD1, kolektor PNP tranzistora VD1 spojen je na pozitivni pol diode. D2, negativni pol diode D2 spojen je na kraj otpornika R6, kraj kondenzatora C4 i vrata MOSFET-a u isto vrijeme, drugi kraj otpornika R6, drugi kraj kondenzator C4 i drugi kraj srednjeg releja K1 spojeni su na napajanje, a drugi kraj srednjeg releja K1 spojen je na izvor izvoraMOSFET.
MOSFET retencijski krug, kada A daje niski okidački signal, u ovom trenutku dvostruka vremenska baza integriranog čipa NE556 postavljena, dvostruka vremenska baza integriranog čipa NE556 pin 5 izlaz visoke razine, visoka razina u pozitivnu fazu ulaza komparatora napona, negativna fazni ulaz komparatora napona pomoću otpornika R4 i diode D1 kako bi se osigurao referentni napon, u ovom trenutku, izlaz komparatora napona visoka razina, visoka razina kako bi Trioda VD1 provodila, struja teče iz kolektora triode VD1 puni kondenzator C4 kroz diodu D2, au isto vrijeme, MOSFET Q1 provodi, u ovom trenutku, zavojnica srednjeg releja K1 je apsorbirana, a međurelej K1 normalno zatvoreni kontakt K 1-1 je isključen, a nakon međureleja relej K1 normalno zatvoreni kontakt K 1-1 je isključen, istosmjerno napajanje na 1 i 2 stope integriranog čipa NE556 s dual-time bazom osigurava napon napajanja dok se napon na pinu 1 i pinu 2 dvostruke Integrirani čip s vremenskom bazom NE556 napunjen je na 2/3 napona napajanja, integrirani čip s dvostrukom bazom NE556 automatski se resetira, a pin 5 integriranog čipa s dvostrukom bazom NE556 automatski se vraća na nisku razinu, a sljedeći krugovi ne rade, dok se u to vrijeme kondenzator C4 prazni kako bi se održalo provođenje MOSFET Q1 do kraja pražnjenja kapaciteta C4 i otpuštanja zavojnice srednjeg releja K1, normalno zatvorenog srednjeg releja K1, kontakt K 11 zatvoren, u ovom trenutku vrijeme kroz zatvoreni srednji relej K1 normalno zatvoreni kontakt K 1-1 bit će integrirani čip s dvostrukom vremenskom bazom NE556 1 stopa i 2 stope otpuštanja napona isključeno, za sljedeći put na integrirani čip s dvostrukom vremenskom bazom NE556 pin 6 za pružanje niske signal okidača za postavljanje integriranog čipa NE556 s dvostrukom vremenskom bazom za pripremu.
Struktura kruga ove aplikacije je jednostavna i nova, kada se integrirani čip s dvostrukom vremenskom bazom NE556 pin 1 i pin 2 puni na 2/3 napona napajanja, integrirani čip s dvostrukom vremenskom bazom NE556 može se automatski resetirati, integrirani čip s dvostrukom vremenskom bazom NE556 pin 5 automatski se vraća na nisku razinu, tako da sljedeći krugovi ne rade, tako da se automatski zaustavlja punjenje kondenzatora C4, a nakon zaustavljanja punjenja kondenzatora C4 održavanog MOSFET Q1 vodljivim, ova aplikacija može kontinuirano održavatiMOSFETQ1 vodljiv 3 sekunde.
Uključuje otpornike R1-R6, elektrolitske kondenzatore C1-C3, kondenzator C4, PNP tranzistor VD1, diode D1-D2, srednji relej K1, komparator napona, integrirani čip s dvostrukom vremenskom bazom NE556 i MOSFET Q1, pin 6 integrirane s dvostrukom vremenskom bazom čip NE556 koristi se kao ulaz signala, a jedan kraj otpornika R1 spojen je na pin 14 integriranog čipa s dvostrukom vremenskom bazom NE556, otpornik R2, pin 14 integriranog čipa s dvostrukom vremenskom bazom NE556 i pin 14 dvostrukog vremena osnovni integrirani čip NE556, a otpornik R2 spojen je na pin 14 integriranog čipa s dvostrukom vremenskom bazom NE556. pin 14 integriranog čipa s dvostrukom bazom NE556, jedan kraj otpornika R2, jedan kraj otpornika R4, PNP tranzistor
Kakav princip rada?
Kada A daje niski signal okidača, tada je postavljen integrirani čip s dvostrukom bazom NE556, integrirani čip s dvostrukom bazom NE556 pina 5 daje visoku razinu, visoku razinu u pozitivnu fazu ulaza komparatora napona, negativnu fazu ulaza komparator napona pomoću otpornika R4 i diode D1 za dobivanje referentnog napona, ovaj put, visoka razina izlaza komparatora napona, visoka razina vodljivosti tranzistora VD1, struja teče od kolektora tranzistora VD1 kroz diodu D2 do kondenzator C4 puni, u ovom trenutku, usisni svitak srednjeg releja K1, usisni svitak srednjeg releja K1. Struja koja teče iz kolektora tranzistora VD1 puni se kondenzatoru C4 kroz diodu D2, a u isto vrijeme,MOSFETQ1 provodi, u ovom trenutku, svitak srednjeg releja K1 je usisan, a srednji relej K1 normalno zatvoreni kontakt K 1-1 je isključen, a nakon što je srednji relej K1 normalno zatvoreni kontakt K 1-1 isključen, snaga napon napajanja koji osigurava izvor istosmjerne struje na 1 i 2 stope integriranog čipa s dvostrukom vremenskom bazom NE556 pohranjuje se sve dok se napon na pinu 1 i pinu 2 integriranog čipa s dvostrukom vremenskom bazom NE556 ne napuni na 2/3 napona napajanja, integrirani čip s dvostrukom bazom NE556 automatski se resetira, a pin 5 integriranog čipa NE556 s dvostrukom bazom automatski se vraća na nisku razinu, a sljedeći krugovi ne rade, a u ovom trenutku, kondenzator C4 se prazni kako bi se održalo provođenje MOSFET Q1 do kraja pražnjenja kondenzatora C4, a zavojnica srednjeg releja K1 je otpuštena, a normalno zatvoreni kontakt srednjeg releja K1 K1-1 je isključen. Relej K1 normalno zatvoreni kontakt K 1-1 zatvoren, ovaj put preko zatvorenog međureleja K1 normalno zatvoreni kontakt K 1-1 bit će dual-time base integrirani čip NE556 1 stopa i 2 stope na otpuštanju napona, za sljedeći put pin 6 integriranog čipa s dvostrukom bazom NE556 za pružanje signala okidača za postavljanje na nisku razinu, kako bi se izvršile pripreme za skup integriranog čipa NE556 s dvostrukom bazom.
Vrijeme objave: 19. travnja 2024
